那个… 有不少示意图， 流量党酌情进{:6_165:}! _) t$ }2 [1 x7 V. ]/ h+ y6 j
0 l0 a! Z! z' d% O- b1 G0 h& |& W
要想造个芯片, 首先, 你得画出来一个长这样的玩意儿给Foundry (外包的晶圆制造公司)(此处担心有版权问题… 就不放全电路图了… 大家看看就好， 望理解！ ）" k* f, y/ ^) Q% |, m7 C+ m5 S/ X. t
; R9 @8 K L+ Y- a. F- u
) {$ U! q1 S. E2 v: B
2 j& w1 R. n- Q; W6 |再放大
( M4 n0 h: Z" h) y- ]8 L7 X+ _4 d/ k& q0 `- I2 J. }4 k9 j) ?0 b
. T. a6 l! a2 V% x9 B/ f$ r7 |- ^; c4 R* N8 U( K, l9 N5 z
cool! 我们终于看到一个门电路啦! 这是一个NAND Gate(与非门), 大概是这样: : z3 m% x2 c3 g, c2 X$ R5 O9 e
: ~/ i/ C: q% R! N( {
+ ]) v* K! A: v9 n+ o& I1 Y: f8 k2 ^7 U( J4 S& o9 d5 [
* G2 c1 {- h' C& }0 N& X A, B 是输入, Y是输出。其中蓝色的是金属1层， 绿色是金属2层,，紫色是金属3层,，粉色是金属4层... 2 q- r* q8 W+ _) k- _8 A
2 l: g, B4 ^: S 那晶体管(更正, 题主的"晶体管" 自199X年以后已经主要是 MOSFET, 即场效应管了 ) 呢?# @7 o0 w; u6 K7 o
0 y b1 f$ u, U O' k
仔细看图, 看到里面那些白色的点吗? 那是衬底, 还有一些绿色的边框? 那些是Active Layer (也即掺杂层.)
: g1 o% R1 }, V2 S' B
+ c- W; c/ I6 v) j6 j 然后Foundry是怎么做的呢? 大体上分为以下几步:
, q: h% y; \8 w: Z* K
0 s5 Z: S+ r% \. ~2 [6 V 首先搞到一块圆圆的硅晶圆, (就是一大块晶体硅, 打磨的很光滑, 一般是圆的)
# j. A, W( X' Y& A3 d* J
# d$ f) }+ s$ q: o 此处重新排版, 图片按照生产步骤排列. 但是步骤总结单独写出。! `1 G! X; Z" p; A0 N
, w# P N* r4 N- f" H, E
1. 湿洗 (用各种试剂保持硅晶圆表面没有杂质)
+ p! ?( e& V+ ]+ C2 l6 k* J
! z& [: V H6 N# _0 ~, f$ T% A2 w' J 2. 光刻 (用紫外线透过蒙版照射硅晶圆, 被照到的地方就会容易被洗掉, 没被照到的地方就保持原样. 于是就可以在硅晶圆上面刻出想要的图案. 注意, 此时还没有加入杂质, 依然是一个硅晶圆. ) ) c* O& x4 ]' H, R3 M# B
2 e% v3 v/ f+ I! l9 A3 Y$ N t
3. 离子注入 (在硅晶圆不同的位置加入不同的杂质, 不同杂质根据浓度/位置的不同就组成了场效应管.)
e8 U9 S$ S$ c. H" F8 s9 {4 @4 K+ ?( ? ?7 Y
4.1干蚀刻 (之前用光刻出来的形状有许多其实不是我们需要的,而是为了离子注入而蚀刻的. 现在就要用等离子体把他们洗掉, 或者是一些第一步光刻先不需要刻出来的结构, 这一步进行蚀刻). , R! \& K1 `8 \/ t. W4 j. O
$ M5 w9 q) u) N 4.2湿蚀刻 (进一步洗掉, 但是用的是试剂, 所以叫湿蚀刻).
- o2 ~ I {8 l, ~
) H* Z7 B* Y, X+ S; A 以上步骤完成后, 场效应管就已经被做出来啦~ 但是以上步骤一般都不止做一次, 很可能需要反反复复的做, 以达到要求.
. [+ d( v" m" I& D% z) i
' W$ H: y- f3 N! ?+ W7 g8 T 5.等离子冲洗 (用较弱的等离子束轰击整个芯片)
, A* V1 [ g* a% ~. m+ _4 l! W) u# S% O# Q" u, {
6 热处理, 其中又分为:
' b1 k( e/ C) w% Q5 ?" U, I9 ^/ S+ }3 d& J8 H. H
6.1 快速热退火 (就是瞬间把整个片子通过大功率灯啥的照到1200摄氏度以上, 然后慢慢地冷却下来, 为了使得注入的离子能更好的被启动以及热氧化)
6 G+ h, Q W7 s! H. h0 R; ]; B* [. h# i* s: Z7 w
6.2 退火; y6 c# X6 R) N+ N7 c; w# ~9 D
# w+ a! j# E0 E6 t' b5 c 6.3 热氧化 (制造出二氧化硅, 也即场效应管的栅极(gate) )
4 a: {! s% b3 C5 S8 S5 r8 E; m: d& e# x# G# x' a, e
7 化学气相淀积(CVD), 进一步精细处理表面的各种物质
/ ]" O- s! ~1 {7 ` q( h% C8 F3 B" a
8 物理气相淀积 (PVD), 类似, 而且可以给敏感部件加coating
' `+ }" _7 H3 `. K- J( S
+ Y0 k6 j5 c& M" x 9 分子束外延 (MBE) 如果需要长单晶的话就需要这个..7 e6 O/ @; F* V+ q' r3 \' w. w
0 _0 x" i0 @. I2 f
10 电镀处理5 _" y9 _- N2 v
1 S. D9 @! d7 z8 ~ 11 化学/机械 表面处理 o! f) Y! t* V9 ~/ }/ d& Q
$ N' h( y9 u1 ^
然后芯片就差不多了, 接下来还要:
" A8 _0 q: a4 P) D' h, i7 X# b2 I& C9 F* f+ ^7 l
12 晶圆测试
# ^5 ~$ p+ P, q0 q8 }" U) B3 `7 m, W/ E- V3 V
13 晶圆打磨就可以出厂封装了.我们来一步步看:
: a+ c$ m ?+ ?
3 t6 z/ Y/ Z: C; G5 \
1上面是氧化层, 下面是衬底(硅) -- 湿洗 5 N7 Q) M- R8 m) p- Z; H+ K; X# O
4 J8 ^! H' n% X; ~% S7 c4 G2 x
6 t7 w' s! {& ^1 r; Y1 Q
2 一般来说, 先对整个衬底注入少量(10^10 ~ 10^13 / cm^3) 的P型物质(最外层少一个电子), 作为衬底 -- 离子注入
( I/ u% {2 ? k* @; ` W6 e- a9 Y2 S- }; ?6 E
" j0 y) Z/ z. }, ]- i 3先加入Photo-resist, 保护住不想被蚀刻的地方 -- 光刻 , U/ |; v$ k: m' C4 m: Z# V
5 s( q. V% ]) x' q4 b! {
* D, H. I3 N+ I) C1 B* D4.上掩膜! (就是那个标注Cr的地方. 中间空的表示没有遮盖, 黑的表示遮住了.) -- 光刻 5 }! G Y( \/ } h: b: E2 L* {
5 Z$ e( j2 s" U m6 [7 n8 l6 Z0 N; U7 b# v& Z1 X6 U1 O1 a/ ]. {+ s& c
5 紫外线照上去... 下面被照得那一块就被反应了 -- 光刻
& `# ?/ \8 Z+ M0 w+ V# ]/ o8 W5 x9 G, t7 ^4 u2 w
+ h* ]: J# v" \ _. s! p0 J7 l
6.撤去掩膜. -- 光刻 $ t& C* d ~) v0 v5 _; r7 ]6 ^
/ E! ]4 r6 ?# N9 w4 G3 u
3 u8 z' z9 m6 {0 a% F5 n% H7 把暴露出来的氧化层洗掉, 露出硅层(就可以注入离子了) -- 光刻
1 S# H/ U! S( j+ q n' M/ P
/ ]& n( D, c8 @
2 Y# r T+ K' x9 t- I* M8 把保护层撤去. 这样就得到了一个准备注入的硅片. 这一步会反复在硅片上进行(几十次甚至上百次). -- 光刻 3 _; ]2 ~- Y* T
% H* x4 d2 L6 O) [* i" R5 Q& P: I2 l& U: y
9 然后光刻完毕后, 往里面狠狠地插入一块少量(10^14 ~ 10^16 /cm^3) 注入的N型物质就做成了一个N-well (N-井) -- 离子注入
2 N5 s0 Q- t$ I$ L, [" R
r' s3 N* A% n8 H, u& F
: J) O0 D1 x$ N% q1 {10 用干蚀刻把需要P-well的地方也蚀刻出来. 也可以再次使用光刻刻出来. -- 干蚀刻
; ^/ e* ?* e) w! W& ^, r( W4 [+ ?) ?6 O* t6 j; p
/ [3 A7 ^/ I! z- q! ]( c) l+ U( U
11 上图将P-型半导体上部再次氧化出一层薄薄的二氧化硅. -- 热处理
: U3 s5 \9 G: D, b7 C0 z# Z) z7 q+ H9 L( U: {9 H( h. x0 p
6 m8 v8 B: F! n9 G, h12 用分子束外延处理长出的一层多晶硅， 该层可导电 -- 分子束外延
4 L0 ^# c3 {8 g
' z8 v% f8 H. W. {$ c9 f4 ?/ c) b( ]: C% E; e
13 进一步的蚀刻, 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 + 湿蚀刻
$ k6 e$ Y7 i: v3 ?
& H7 n* X" _: i' U# A' J9 G1 |, U5 J, p2 h$ p0 Z {
14 再次狠狠地插入大量(10^18 ~ 10^20 / cm^3) 注入的P/N型物质, 此时注意MOSFET已经基本成型. -- 离子注入 " N# W8 Z( }0 a2 @- @) \
- M2 V7 q `9 t" d1 {: [: `) M8 j% r) y- E) Z6 @8 q: H2 @
15 用气相积淀 形成的氮化物层 -- 化学气相积淀 + Y4 o# ]# _$ n. d* h9 ^
: j0 h. z* N) P( [, Y3 U8 _8 B9 O) ]) y% s" X" U6 U4 o) L: ^
16 将氮化物蚀刻出沟道 -- 光刻 + 湿蚀刻 . d' S6 y# M8 S
4 {6 {! n- x! a" S! @ K
17 物理气相积淀长出 金属层 -- 物理气相积淀 8 [# X* N, ~7 M1 b! J: r
! E z9 N t0 o) w0 j, [
18 将多余金属层蚀刻. 光刻 + 湿蚀刻
9 x! Q9 ~5 _- H4 I% k 重复 17-18 长出每个金属层* u7 W6 O- x. `7 ]" o; H- N
& k9 I+ v7 @! s3 d( l, v* c
哦对了... 最开始那个芯片, 大小大约是1.5mm x 0.8mm
9 X) S. @! W; H5 U. t
. a/ A; F Z+ Q: _9 r( b ~~ 找到一本关于光刻的书, 更新一下, 书名: << IC Fabrication Technology >> By BOSE
- I' ?5 Z4 J" M9 i9 b& v) }5 W+ Q p
7 |2 t" p2 Y4 m- _ 细说一下光刻: 小于头发丝直径的操作会很困难, 所以光刻(比如说100nm)是怎么做的呢? 比如说我们要做一个100nm的门电路(90nm technology), 那么实际上是这样的:
- e6 {" c. t& m* f' m5 L& z; N, L. h
0 K& t) [- a" P7 ^1 u9 z# G
' m1 B% X0 L# D$ X( W& ^8 T( s
/ m% r8 L2 d0 x) f2 N! t' R这层掩膜是第一层, 大概是10倍左右的Die Size 有两种方法制作: Emulsion Mask 和 Metal Mask 4 f- B- H/ s6 ?$ M( v: k1 N: k
Emulsion Mask: 5 y7 Y2 y- }! Y) r; ]
8 J4 h" U. P8 X这货分辨率可以达到 2000line / mm (其实挺差劲的... 所以sub-micron ,也即um级别以下的 VLSI不用... ) 制作方法: 首先: 需要在Rubylith (不会翻译...) 上面刻出一个比想要的掩膜大个20倍的形状 (大概是真正制作尺寸的200倍), 这个形状就可以用激光什么的刻出来, 只需要微米级别的刻度.
- c! A a) m n* k5 I/ I: T* b) q3 e e7 U y. F7 @1 M
给!它!照!相! , 相片就是Emulsion Mask! 如果要拍的"照片"太大, 也有分区域照的方法. . G3 n+ e7 h5 @ h% J
Metal Mask:
( @/ N5 N: d0 g0 Y 制作过程:
& v$ j8 q" t- H 1. 先做一个Emulsion Mask, 然后用Emulsion Mask以及我之前提到的17-18步做Metal Mask! 瞬间有种Recursion的感觉有木有!!! ' q8 l7 T8 c4 I7 Z: W J" z
2. Electron beam: 大概长这样
: D$ h4 N1 u* C/ d 制作的时候移动的是底下那层. 电子束不移动. 就像打印机一样把底下打一遍.
1 O4 K1 R; f8 Q$ L: V 好处是精度特别高, 目前大多数高精度的(<100nm技术)都用这个掩膜. 坏处是太慢... 0 J( H3 m3 i9 ?6 R5 |2 q
做好掩膜后: Feature Size = k*lamda / NAk
3 ^% Y! R( j) B/ o7 }9 ]& ]. S 一般是0.4, 跟制作过程有关; lamda是所用光的波长; NA是从芯片看上去, 放大镜的倍率. 以目前的技术水平, 这个公式已经变了, 因为随着Feature Size减小, 透镜的厚度也是一个问题了。
9 \6 E6 }* N- ~/ e4 j Feature Size = k * lamda / NA^2
; m; |5 i, P* \5 ]* v8 z 恩.. 所以其实掩膜可以做的比芯片大一些. 至于具体制作方法, 一般是用高精度计算机探针 + 激光直接刻板. Photomask(掩膜) 的材料选择一般也比硅晶片更加灵活, 可以采用很容易被激光汽化的材料进行制作.
. n2 [9 V7 P! D% m% l+ E 浸没式光刻
/ i3 h4 |0 y5 G* } 这个光刻的方法绝壁是个黑科技一般的点! 直接把Lamda缩小了一个量级, With no extra cost! 你们说吼不吼啊! Food for Thought: Wikipedia上面关于掩膜的版面给出了这样一幅图, 假设用这样的掩膜最后做出来会是什么形状呢?
" P7 W6 c; [" T7 c# r% J( j于是还没有人理Food for thought... 大部分附图, 来自AnandTech | An Introduction to Semiconductor Physics, Technology, and Industry , 附图的步骤在每幅图的下面标注, 一共18步. 如有错误欢迎指教!
/ S3 S$ c0 `" M k s. I 最终成型大概长这样:
/ S o' @; h: G5 ^0 Q6 ? 其中, 步骤1-15 属于 前端处理 (FEOL), 也即如何做出场效应管 $ i3 f% B) @7 x, W
步骤16-18 (加上许许多多的重复) 属于后端处理 (BEOL) , 后端处理主要是用来布线. 最开始那个大芯片里面能看到的基本都是布线! 一般一个高度集中的芯片上几乎看不见底层的硅片, 都会被布线遮挡住.
4 e6 ^( K" s+ H9 U0 S 版权归原网站 (ANAND TECH) 以及原作者所有, 仅供示意参考 : `1 T9 t( Z! b% i' z
SOI (Silicon-on-Insulator) 技术: 传统CMOS技术的缺陷在于: 衬底的厚度会影响片上的寄生电容, 间接导致芯片的性能下降. SOI技术主要是将源极/漏极和硅片衬底分开, 以达到(部分)消除寄生电容的目的. $ l3 G- y8 ?# w) m
传统: 6 C" D: J& o, Q* k& {
4 U' r: B8 J, x# P
3 a1 l& D9 e1 N4 |
制作方法主要有以下几种(主要在于制作硅-二氧化硅-硅的结构, 之后的步骤跟传统工艺基本一致.)
/ `) W: B Q' U" u 1. 高温氧化退火:
6 ?- p5 u3 O. z: A! ` 在硅表面离子注入一层氧离子层 & x( O; D8 s8 D7 k
5 Z4 c" Y$ }! L& T5 \! Z. c. t
& x2 Z% W/ R2 e8 \3 v, u4 n! t: P& ]& b' J9 i
0 W+ m7 A1 S! {+ k 或者是2. Wafer Bonding(用两块! )不是要做夹心饼干一样的结构吗? 爷不差钱! 来两块!
0 ?) N/ s, X0 H, r
# O& `4 }6 [! f2 f; Y3 ~. U% Z& f( g" I- b9 A, a/ L
对硅2进行表面氧化 - T7 H( D# q) w W3 d( \' g8 E
+ I! @- j- p+ ^ d% D
对硅2进行氢离子注入
7 S9 ^* A7 k1 ]& L+ x# v w8 K
3 X' \1 r5 ]! ?3 _' N- S将氢离子层处理成气泡层将氢离子层处理成气泡层 + t7 D/ Z$ D! ?! I# g, f/ n
成型! + 再利用成型! + 再利用) b7 f' V( Y7 G3 Q- h" [2 Y/ O
8 g( Q7 u/ x8 l2 h8 n! H9 h
1 E0 ~2 i6 |* ~: p
; T6 m$ n) ?$ U0 U) I \' g# j2 n (原谅我直接视频截图了, 3D图 Visio真心画不出啊!!!) 物理气相积淀长出表面金属层(因为是三维结构, 所有连线要在上部连出)
# T" H* a. l+ X& f5 h |
「古黑浩劫」
变色卡
「出类拔萃」
2018-5-1 16:21
古黑论